MODEL PARAMETER OPTIMIZING APPARATUS FOR CIRCUIT SIMULATION

Patent Number:

JP10065159

Publication date:

1998-03-06

Inventor(s):

SUZUKI SHIGEJI

Applicant(s):

SHARP CORP

Requested Patent:

JP10065159

Application Number: JP19960220900 19960822

Priority Number(s):

IPC Classification:

H01L29/78; H01L21/336; G01R31/26; G06F17/50; H01L21/82; H01L29/00

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce the number of divided portions of an LW region and easily obtain an appropriate parameter by optimizing a model parameter for one type of L/W dimension MOS transistor, with respect to a plurality of electric characteristics of different L/W dimensioned MOS transistors. SOLUTION: One MOS transistor with arbitrary L and W dimensions is selected, and its direct current electric characteristic is measured (S1). Next, initial parameter extraction (S4) is performed on the measured data 1 obtained by a MOS transistor measuring system 1 (S2), and a parameter file for direct current analysis is generated (S5). The direct current analysis (S6) is performed by using the parameter file, and the simulation result and measured data 2 obtained (measured data as dependent characteristics Ids and Vth, when L and W are regarded as variables) (S3) are compared (S7). The model parameter is updated (S8) until the difference between these data lie within a preset allowable difference range, and iterative analysis is performed for the optimization.

Data supplied from the esp@cenet database - I2

		•	-
			-



(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-65159

(43)公開日 平成10年(1998)3月6日


(21)出願番号 特願平8-220900 (71)出願人 000005049 シャープ株式会社	Z B A C (全9頁)	最終頁に続く
G01R 31/26 G06F 17/50 H01L 21/82 田01L 21/82 審査請求 未請求 請求項の数4 O L (全 (21)出願番号 特願平8−220900 (71)出願人 000005049 シャープ株式会社	A C	- 最終百に結く
G06F 17/50 H01L 21/82 G06F 15/60 H01L 21/82 666 H01L 21/82 審査請求 未請求 請求項の数 4 O L (全 (21)出願番号 特願平8-220900 (71)出願人 000005049 シャープ株式会社	C	最終百に結く
H01L 21/82	C	最終百に続く
審査請求 未請求 請求項の数 4 O L (会 (21)出願番号 特願平8-220900 (71)出願人 000005049 シャープ株式会社		島終百に結く
(21)出願番号 特願平8-220900 (71)出願人 000005049 シャープ株式会社	(全9頁) ————	最終百に結く
シャープ株式会社		AXIN SA ICINE \
(00) UEED 3-0 6(4000) 0 0000		
(22)出願日 平成8年(1996)8月22日 大阪府大阪市阿倍野	野区長池町2	2番22号
(72)発明者 鈴木 成次		
大阪府大阪市阿倍野	野区長池町2	2番22号 シ
ヤープ株式会社内		
(74)代理人 弁理士 梅田 勝		

(54)【発明の名称】回路シミュレーション用モデルパラメータ最適化装置

(57)【要約】

【課題】 MOSトランジスタの各L/W領域に対する 最適なモデルパラメータを得る。

【解決手段】 Ids、VthのL、W形状依存特性に対して、実測値とモデルバラメータより求めた計算値の比較を行い、両者の間の誤差が所定値以下となるまで、モデルバラメータの更新を行い、その最適化を行なう。



【特許請求の範囲】

【請求項1】 MOSトランジスタの電気特性を測定す る手段と、該手段による測定結果からMOSモデルパラ メータを初期抽出する手段と、MOSトランジスタのゲ ートチャネル長 (L) 又はゲートチャネル幅 (W) の変 化に対して、上記モデルパラメータを最適化するための 手段とを備えたことを特徴とする回路シミュレーション 用モデルパラメータ最適化装置。

【請求項2】 上記モデルパラメータの変更指示情報入 力手段と、

MOSトランジスタの直流電気特性の測定データにより 定まる、ゲートチャネル長又はゲートチャネル幅を変数 としたときの、MOSトランジスタのドレイン電流 (I ds)の依存特性及びしきい値電圧 (Vth)の依存特 性を保存する手段と、

初期抽出された、又は上記モデルパラメータ変更指示情 報入力手段より入力された情報により変更されたモデル パラメータよりMOSトランジスタの直流電気特性をシ ミュレーションし、ゲートチャネル長又はゲートチャネ ル幅を変数としたときの、MOSトランジスタのドレイ 20 ン電流(Ids)の依存特性及びしきい値電圧(Vt h)の依存特性を保存する手段と、

上記測定データにより定まる、MOSトランジスタの両 依存特性と、上記モデルパラメータより求められた、M OSトランジスタの両依存特性とを表示する手段とを備 えたことを特徴とする、請求項1に記載の回路シミュレ ーション用モデルパラメータ最適化装置。

【請求項3】 上記モデルバラメータの変更指示情報入 力手段と、

MOSトランジスタの直流電気特性の測定データにより 30 定まる、ゲートチャネル長又はゲートチャネル幅を変数 としたときの、MOSトランジスタのドレイン電流 (I ds)の依存特性及びしきい値電圧 (Vth)の依存特 性を保存する手段と、

初期抽出された、又は上記モデルパラメータ変更指示情 報入力手段より入力された情報により変更されたモデル パラメータよりMOSトランジスタの直流電気特性をシ ミュレーションし、ゲートチャネル長又はゲートチャネ ル幅を変数としたときの、MOSトランジスタのドレイ ン電流 (Ids) の依存特性及びしきい値電圧 (Vt h) の依存特性を保存する手段と、

上記測定データにより定まる、MOSトランジスタの両 依存特性に対する、上記モデルバラメータより求められ た、MOSトランジスタの両依存特性の誤差を計算し、 その結果を表示する手段とを備えたことを特徴とする、 請求項1に記載の回路シミュレーション用モデルバラメ ータ最適化装置。

【請求項4】 所定の変更規則に従って、上記モデルバ ラメータを変更する手段と、

定まる、ゲートチャネル長又はゲートチャネル幅を変数 としたときの、MOSトランジスタのドレイン電流(I ds)の依存特性及びしきい値電圧(Vth)の依存特 性を保存する手段と、

初期抽出された、又は上記モデルパラメータ変更指示情 報入力手段より入力された情報により変更されたモデル パラメータよりMOSトランジスタの直流電気特性をシ ミュレーションし、ゲートチャネル長又はゲートチャネ ル幅を変数としたときの、MOSトランジスタのドレイ 10 ン電流 (Ids) の依存特性及びしきい値電圧 (Vt h) の依存特性を保存する手段と、

上記測定データにより定まる、MOSトランジスタの両 依存特性に対する、上記モデルパラメータより求められ た、MOSトランジスタの両依存特性の誤差を計算する 手段と、

上記誤差が所定値以下となるまで、上記モデルパラメー 夕変更手段による変更を実行させる手段とを備えたこと を特徴とする、請求項1に記載の回路シミュレーション 用モデルパラメータ最適化装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は回路シミュレーショ ン用モデルパラメータの最適化装置に関する。

[0002]

【従来の技術】近年、集積回路に要求される設計仕様も 複雑となっており、各設計仕様を満たすため、電気的特 性の異なる複数の能動素子、受動素子を組み合わせるこ とにより回路設計を行なう。特に、集積回路では、能動 素子であるMOSトランジスタのL/Wの寸法の組み合 わせを変えた多数のMOSトランジスタを使用する

(L:ゲートチャネル長、W:ゲートチャネル幅)。

【0003】集積回路設計では各機能の回路動作検証の ために回路シミュレーションが用いられ、予め用意した MOSトランジスタのモデルパラメータを使用すること によりMOSトランジスタ回路の電気特性のシミュレー ションを行なう。MOSトランジスタの直流電気特性は L/W寸法に依存して変化するため、本来は、回路設計 で用いるL/W寸法全ての組み合わせのモデルバラメー 夕を用意することが必要である。しかし、回路設計で用 40 いるL/W寸法全ての組み合わせのMOSトランジスタ を測定し、個別にパラメータ抽出を行なうことは非常に 手間がかかるため、通常は、何種類かのモデルバラメー タセットを用意し、回路設計で使用する個々のトランジ スタのL/W寸法に対して、最も適切と考えられるモデ ルパラメータセットを選択することで回路シミュレーシ ョンを行なう。

【0004】次に、回路シミュレーション用モデルパラ メータ抽出手順について説明する。モデルパラメータ抽 出用MOSトランジスタは、L/W寸法の異なるMOS MOSトランジスタの直流電気特性の測定データにより 50 トランジスタが多数取り揃えてあり、回路設計の必要に

応じて選択したL/W寸法のMOSトランジスタのId s-Vds特性、Ids-Vgs特性、Ids-Vbs 特性等の直流電気特性を測定する(Ids:ドレイン電 流、Vds:ドレイン電圧(ソース電圧基準)、Vg s:ゲート電圧 (ソース電圧基準)、Vbs:基板電圧 (ソース電圧基準))。そして、各L/W寸法のトラン ジスタごとに、測定データに基づき、モデルパラメータ を抽出する。モデルバラメータを用いた回路シミュレー ション値と、MOSトランジスタのIds-Vds特 性、Ids-Vgs特性、Ids-Vbs特性の測定デ 10 ータを比較し、予め設定した許容誤差範囲におさまれば 抽出作業を終了する。

【0005】シミュレーション値と測定データの比較結 果が許容誤差範囲に収まらない場合は、モデルバラメー **夕を用いたシミュレーション値と測定データが許容誤差** 範囲内に収まるまで、モデルパラメータ値の最適化を行

【0006】例として、以下にMOSモデルレベル3の パラメータ抽出手順を示す。・

(1) L、Wの異なる複数のMOSトランジスタのId 20 s-Vds特性、Ids-Vgs特性、Ids-Vbs 特性等の直流電気特性を測定する。

【0007】(2)トランジスタの形状やプロセスより 決定したパラメータである、ゲート酸化膜厚(TO X)、ドレイン・ソース拡散領域からのチャネルへの横 拡散(2LD)、ドレイン・ソース拡散深さ(XJ)、 基板表面不純物濃度(NSUB)、拡散シート抵抗(R SH)等をまず決定し、次にVth(しきい値電圧)-W特性より狭チャネル係数(DELTA)、Vth-V ds特性より静的フィードバック効果係数(ETA)、 Vth-Vbs特性より零パイアス時のスレッショルド 電圧 (VTO)、基板バイアス効果係数 (GAMM) A)、表面反転電位(PHI)を抽出する。Ids-V gs特性よりキャリア移動度(UO)、移動度低下係数 (THETA) を抽出する。Ids-Vds特性よりキ ャリアの最大ドリフト速度 (VMAX)、飽和電界係数 (KAPPA) を抽出する。LOG (Ids) - Vgs 特性より速い表面準位密度 (NFS) 等のパラメータ抽 出を行なう。

【0008】(3)(2)にて決定したモデルパラメー 40 タを用いてMOSトランジスタ単体の直流電流解析を行 ない、測定データであるIds-Vds特性、Ids-Vgs特性、Ids-Vbs特性と比較を行ない、予め 設定された誤差範囲内で一致すればバラメータ抽出作業 を終了し、パラメータ抽出装置より、各モデルパラメー 夕を出力する。

【0009】(4)(3)にて両者が一致しなかった場 合、許容誤差範囲内で両者が一致するまでMOSモデル パラメータの最適化を行ない、前記両者が許容誤差範囲 に収まると、バラメータ抽出装置より各モデルバラメー 50 続になる問題が発生し、従来の手法では、L/Wに対す

夕を出力する。

【0010】そして、回路設計で使用するMOSトラン ジスタのL、Wの寸法に基づいて決定された、個々のL **/W寸法のMOSトランジスタについて(2)~(4)** の操作を行ないモデルバラメータセットデータとして保 存する。回路シミュレーションでは、回路中の各MOS トランジスタのL/W寸法に応じて、モデルパラメータ セットを選択する。図2にパラメータ抽出装置から出力 したモデルパラメータセットのL/W領域区分の例を示 す。図2に示すように、1um<=L<50um、1u m<=W<50umの領域を4つのサブ領域に分割し、 それぞれ、パラメータセットa、b、c、dと、4つの パラメータセットでMOSトランジスタの特性を代表し ている。パラメータセットaは(10um<=L<50 um)、(10um<=W<50um)の領域を代表し ており、L/W=25um/25umのMOSトランジ スタの測定データよりパラメータ抽出を行なった。以下 同様にパラメータセットb、c、dが実線で区分された L/W領域に対するパラメータセットである。

【0011】形状依存パラメータを持たないMOSモデ ルでは、一つのパラメータセットで広範囲のL、Wの領 域をカバーすることが困難である。このため、モデルバ ラメータの電気的特性の近似精度向上を目的としてL、 Wの領域を多数のサブ領域に分割し、各サブ領域ごとに パラメータセットを抽出する。

【0012】更に、各L/W領域の分割境界線では、図 3の例で示すように、L/Wを変数と見なし回路シミュ レーションを行なったときの電気特性が不連続となる問 題が発生する。図2のパラメータセットa、パラメータ セットbはそれぞれ、L/W=25um/25um、L **/W=2um/25umのMOSトランジスタ測定より** 抽出を行なったパラメータセットである。ここでは、L /W領域の分割境界線をL=10umとして、10um <=L<50umの時、パラメータセットa、1umく =L<10umの時、パラメータセットbでMOSトラ ンジスタの電気特性を代表させるようにした。すると、 L/W=9um/25umのIdsは、図3に示すよう に、シミュレーション上、L/W=11um/25um のIdsよりも小さな値をとり、分割境界線上で不連続 になっていることがわかる。

[0013]

【発明が解決しようとする課題】上記従来の技術には、 以下に示す解決課題があった。

【0014】(1)モデルのカバーする領域を多数のサ ブ領域に分割することにより各領域ごとにモデルパラメ ータを用意しなければならず、モデルバラメータ抽出効 率が悪くなる。

【0015】(2)各サブ領域間の分割境界線上で、I ds、Vth等の電気特性のシミュレーション値が不連 5

るMOSトランジスタの電気特性について最適化を行なっていないため、シミュレーション値の不連続の改善に手間がかかる。

【0016】本発明は、上記の問題を改善するためのものである。

【0017】L/Wの異なる複数のMOSトランジスタの電気的特性に対して1種類のL/W寸法のMOSトランジスタのモデルバラメータの最適化を行なうことで、従来技術の問題である(1)、(2)を解決する装置を提供することを目的とする。

[0018]

【課題を解決するための手段】請求項1に係る本発明は、MOSトランジスタの電気特性を測定する手段と、該手段による測定結果からMOSモデルパラメータを初期抽出する手段と、MOSトランジスタのゲートチャネル長(L)又はゲートチャネル幅(W)の変化に対して、上記モデルパラメータを最適化するための手段とを備えたことを特徴とする回路シミュレーション用モデルパラメータ最適化装置である。

【0019】また、請求項2に係る本発明は、上記請求 20 項1のものに於いて、上記モデルパラメータの変更指示 情報入力手段と、MOSトランジスタの直流電気特性の 測定データにより定まる、ゲートチャネル長又はゲート チャネル幅を変数としたときの、MOSトランジスタの ドレイン電流 (Ids) の依存特性及びしきい値電圧 (Vth)の依存特性を保存する手段と、初期抽出され た、又は上記モデルパラメータ変更指示情報入力手段よ り入力された情報により変更されたモデルパラメータよ りMOSトランジスタの直流電気特性をシミュレーショ ンし、ゲートチャネル長又はゲートチャネル幅を変数と したときの、MOSトランジスタのドレイン電流(Id s)の依存特性及びしきい値電圧 (Vth)の依存特性 を保存する手段と、上記測定データにより定まる、MO Sトランジスタの両依存特性と、上記モデルパラメータ より求められた、MOSトランジスタの両依存特性とを 表示する手段とを備えたことを特徴とする回路シミュレ ーション用モデルパラメータ最適化装置である。

【0020】更に、請求項3に係る本発明は、上記請求項1のものに於いて、上記モデルバラメータの変更指示情報入力手段と、MOSトランジスタの直流電気特性の 40 測定データにより定まる、ゲートチャネル長又はゲートチャネル幅を変数としたときの、MOSトランジスタのドレイン電流(Ids)の依存特性及びしきい値電圧(Vth)の依存特性を保存する手段と、初期抽出された、又は上記モデルバラメータ変更指示情報入力手段より入力された情報により変更されたモデルバラメータよりMOSトランジスタの直流電気特性をシミュレーションし、ゲートチャネル長又はゲートチャネル幅を変数としたときの、MOSトランジスタのドレイン電流(Ids)の依存特性及びしきい値電圧(Vth)の依存特件 50

を保存する手段と、上記測定データにより定まる、MOSトランジスタの両依存特性に対する、上記モデルバラメータより求められた、MOSトランジスタの両依存特性の誤差を計算し、その結果を表示する手段とを備えたことを特徴とする回路シミュレーション用モデルバラメータ最適化装置である。

【0021】また請求項4に係る本発明は、上記請求項 1のものに於いて、所定の変更規則に従って、上記モデ ルパラメータを変更する手段と、MOSトランジスタの 10 直流電気特性の測定データにより定まる、ゲートチャネ ル長又はゲートチャネル幅を変数としたときの、MOS トランジスタのドレイン電流 (Ids) の依存特性及び しきい値電圧 (Vth) の依存特性を保存する手段と、 初期抽出された、又は上記モデルパラメータ変更指示情 報入力手段より入力された情報により変更されたモデル パラメータよりMOSトランジスタの直流電気特性をシ ミュレーションし、ゲートチャネル長又はゲートチャネ ル幅を変数としたときの、MOSトランジスタのドレイ ン電流(Ids)の依存特性及びしきい値電圧(Vt h) の依存特性を保存する手段と、上記測定データによ り定まる、MOSトランジスタの両依存特性に対する、 上記モデルパラメータより求められた、MOSトランジ スタの両依存特性の誤差を計算する手段と、上記誤差が 所定値以下となるまで、上記モデルパラメータ変更手段 による変更を実行させる手段とを備えたことを特徴とす る回路シミュレーション用モデルパラメータ最適化装置 である。

【0022】本発明は回路シミュレーション用モデルバラメータの最適化装置であり、図1に示されるように、MOSトランジスタ直流電流測定装置1と、測定制御装置2と外部記憶装置3とから成るMOSトランジスタ電気特性測定手段4と、MOSトランジスタの測定データよりMOSモデルパラメータを初期抽出する手段5と、モデルパラメータを最適化する手段6と、MOSトランジスタの電気特性等を表示する表示手段7と、キーボード8とを有する。

【0023】図4にモデルバラメータ最適化の流れ図を示す。まず、回路シミュレーション用MOSモデルバラメータの初期抽出を行なうため、任意のL、W寸法のMOSトランジスタを一つ選び、測定システムS1にてMOSトランジスタの直流電気特性の測定を行なう。そして、前記測定システムS1にて測定したモデルバラメータ初期抽出用の測定データ1(S2)に対して初期パラメータ抽出(S4)を行ない直流電流解析用パラメータファイル(S5)を作成する。

り入力された情報により変更されたモデルバラメータよりMOSトランジスタの直流電気特性をシミュレーションルバラメータを最適化するために、Wを固定し、複数のンし、ゲートチャネル長又はゲートチャネル幅を変数としたときの、MOSトランジスタのドレイン電流(Id テムS1にて各直流電気特性を測定する。MOSトランの依存特性及びしきい値電圧(Vth)の依存特性 50 ジスタに与えるバイアス条件Vds、Vgs、Vbsを

8

固定した時に得られる I ds - L特性、V ds、V bs を固定した時に得られる V th - L特性を測定データ 2 (S3) にそれぞれ保管しておく。同様にして、Lを固定し、複数のWをもつMOSトランジスタ素子群に対して、各直流電気的特性を測定する。MOSトランジスタに与えるバイアス条件V ds、V gs、V bsを固定した時に得られる I ds - W特性、V ds、V bsを固定した時に得られる V th - W特性を測定データ 2 (S3) にそれぞれ保管しておく。

【0025】次に、前記パラメータファイル(S5)を 10 用いて、前記測定を行なった I d s、 V t hの L、 W サイズに対応した直流電気的特性の計算を行なう(S6)。そして、 L、 Wを変数と見なした時の I d sの依存特性、 V t hの依存特性について、 測定データ、シミュレーション値の比較を行ない(S7)、 両者間の 2 乗誤差が小さくなるようにMOSモデルパラメータを更新する(S8)。 同様に、 更新されたMOSモデルパラメータファイル(S5)を用いて、 直流電気的特性の計算を行ない(S6)、 測定データ、シミュレーション値の比較を行ない(S7)、 両者の 2 乗誤差が小さくなるよ 20 うにMOSモデルパラメータを更新する(S8)という 反復計算をおこなう。

【0026】前記両者の誤差が、予め設定した許容誤差 範囲に収まれば、反復解析は終了する(S9)。

【0027】上記のように構成されたモデルバラメータ 最適化装置では、MOSトランジスタ測定システムより 得られた直流電気特性データに基づきMOSトランジスタバラメータ抽出装置によりモデルバラメータの初期抽出を行ない、表示装置によりMOSトランジスタの電気 的特性と回路シミュレータの出力である回路シミュレー 30ション結果の特性グラフを表示し、バラメータ最適化装置にて測定データである直流電気特性のL、W依存性との比較を行ない、初期抽出バラメータ値をマニュアルもしくは自動的に変更してバラメータの最適化をすることができる。

[0028]

【発明の実施の形態】以下に、本発明のパラメータ最適 化装置について詳細に説明する。図1に示すように、M OSトランジスタ測定手段4は、MOSトランジスタの 直流電流測定装置1と測定装置制御プログラムを内蔵し 40 た制御装置2と測定データを保持する外部記憶装置3よ り構成している。そして、外部記憶装置3はネットワー クを介して、パラメータ抽出プログラムを内蔵したパラ メータ抽出装置5と結合し、MOSトランジスタの電気 特性データに基づいてパラメータ抽出を行ない、初期抽 出パラメータを得る。

【0029】図4に示したパラメータ最適化の流れ図に従い、(S1)でIds、Vthデータを測定し、L、Wを変数と見なした時の<math>Idsの依存特性、Vthの依存特性を測定データ2(S3)に保管する。

【0030】まず、初期抽出パラメータファイル(S5)を用いて直流電流解析(S6)を行ない、得られたシミュレーション結果と前記測定データ2(S3)を比較し(S7)、前記両者の誤差が予め設定した、許容誤差範囲に収まらなければ、両者の2乗誤差が小さくなるようにモデルパラメータを更新する(S8)。同様に、更新されたMOSモデルパラメータファイル(S5)を用いて、直流電気的特性の計算を行ない(S6)、測定データ、シミュレーション値の比較を行ない(S7)、両者の2乗誤差が小さくなるようにモデルパラメータを更新する(S8)という反復計算を行なう。

【0031】モデルバラメータの変更は、予め変更の規則を定めて装置に記憶させておき、上記両者の誤差が予め設定した値以上であれば、上記規則に従ってバラメータの変更を装置内部で自動的に実行させる。

【0032】尚、モデルバラメータの変更を装置使用者が指示するようにしてもよく、この場合は、上記誤差を表示装置にて表示させ、この値が許容範囲を超えているものであるときは、使用者は、変更指示情報をキーボードより入力する。この入力情報によりモデルバラメータが変更され、この変更後のものによるシミュレーション結果と実測値とが比較される。

【0033】また、実測値とシミュレーション値の誤差を計算して、これを表示させる代わりに、データ(特性)そのものを表示装置で同時表示させ、この表示結果を使用者が確認して、許容範囲内のものでなければ、変更指示情報を入力する構成であってもよい。

【0034】レベル3モデルを例にとると、S8でVth-L特性よりパラメータETA、GAMMA、VTOの最適化を行ない、Vth-W特性より、パラメータDELTAの最適化を行ない、Ids-L特性に対してパラメータLD、XJ、NSUB、VMAX、KAPPAの最適化を行ない、Ids-W特性よりWの実行長Weffの計算を行なう。そして、パラメータの最適化後、実測値とシミュレーション値を表示装置7により比較し、電気特性を確認する。

【0035】以下にMOSレベル3モデルについて、パラメータ最適化の実施例を述べる。

【0036】L/W=25um/25umにて初期抽出したパラメータセットaのシミュレーション値と実測値を比較した。図5はパラメータセットaを用いたL/W=2um/25umのトランジスタのIds-Vds特性、図6はVth-L特性である。グラフ内の実線がシミュレーション値、黒点が実測値である。

【0037】図5、図6より明らかにパラメータセット aではL/W=2.0um/25umのトランジスタ特性を近似できないことがわかる。

【0038】L/W=25um/25umにて初期抽出 したパラメータセットN1をL={25, 2.0, 1. 50 0, 0.8um}、W=25umの実測値より算出され

10

9

た V t hに対して最適化する。このときの、バイアス条件は V d s = $\{0.05, 3.0, 4.0, 5.0$ $v\}$ 、 V b s = 0.0 v である。測定データと最適化後のシミュレーション値を図7、図8にて比較した。図7は最適化後のバラメータセットa1を用いた L/W=2 um/25um0トランジスタの I d s -V d s 特性、図8 は V t h -L 特性である。グラフ内の実線がシミュレーション値、黒点が実測値である。前記図と比較して明らかに改善されていることがわかる。

【0039】従来の手法では精度向上のため、L/W領 10域を多数のサブ領域に分割し、パラメータ抽出を行なっていたが、本発明では精度を劣化させずにL/W領域の分割箇所を減らすことが可能である。更に、図9に最適化後のパラメータセットa1、b1を用いたIds-L特性のシミュレーション例を示した。図2と同様に、L/W領域の分割境界線をL=10umとし、実線はシミュレーション値、黒点は実測値とする。

【0040】図2の例に比べ、分割境界線上にIdsの不連続性が抑えられていることがわかる。

[0041]

【発明の効果】以上のように本発明による回路シミュレーション用モデルバラメータ最適化装置では多数のL/Wトランジスタについてモデルバラメータ抽出する必要がなく、Ids、VthのL、W形状依存特性に対して、パラメータの最適化を行なうことでL/W領域に対する最適なパラメータを容易に得ることができる。更に、各サブ領域間の分割境界線上で、Ids、Vth等の電気特性のシミュレーション値の不連続が容易に改善できる。以上の理由よりバラメータの抽出作業効率が良くなる。

【0042】さらに、Ids、VthなどのL、W依存特性を実測、シミュレーション結果と同時に重ね合わせて表示することにより、プロセス特性とシミュレーショ

ン精度が視覚的に同時確認できるため作業効率が向上する。

【図面の簡単な説明】

【図1】本発明によるパラメータ最適化装置の構成図である。

【図2】従来のパラメータ抽出装置により抽出されたモデルパラメータセットの領域区分の例を示す図である。

【図3】サブ領域間の分割境界線上のシミュレーション 値の不連続の例を示す図である。

) 【図4】本発明に基づくパラメータ最適化装置の処理の 流れ図である。

【図5】初期抽出したパラメータセットのシミュレーション値と実測値の比較例 (Ids-Vds特性)を示す図である。

【図6】初期抽出したパラメータセットのシミュレーション値と実測値の比較例 (Vth-L特性)を示す図である。

【図7】パラメータ最適化後のシミュレーション値と実 測値の比較例(Ids-Vds特性)を示す図である。


20 【図8】パラメータ最適化後のシミュレーション値と実 測値の比較例(Vth-L特性)を示す図である。

【図9】パラメータ最適化後のシミュレーション値と実 測値の比較例 (Ids-L特性) を示す図である。


【符号の説明】

- 1 MOSトランジスタ直流電流測定装置
- 2 測定制御装置
- 3 外部記憶装置
- 4 MOSトランジスタ測定手段
- 5 パラメータ初期抽出手段
- 30 6 パラメータ最適化手段
 - 7 表示手段
 - 8 キーボード


【図1】




【図2】









【図4】




【図5】




【図6】



【図7】




【図8】



【図9】

Ma - レブロット屋(W-25mm、Yds-5.0v、Ygs-6.0v、Vie-0.0v)



フロントページの続き

(51)Int.Cl. 6

識別記号

FΙ

29/00

